IP 核配置参考

vga_request_fifo

vga_request_fifo 是处理器用来向 VGA 模块发送请求（写字符或者滚屏）的先入先出队列（FIFO）。 FIFO 可以较好地解决跨时钟域的信号同步问题。

要配置 vga_request_fifo, 首先在 Project Manager -> IP Catalog 下搜索 FIFO Generator(注意不要用与 AXI 相关的). 创建 IP 核，取名为 vga_request_fifo. 然后按下面的图配置参数，没有涉及的页面保持默认设置：