RobsonOlv / CPUMips Public

Notifications You must be signed in to change notification settings
Fork 1
Star 0

Implementação de uma arquitetura de processador do tipo MIPS utilizando SystemVerilog e VHDL.

Notifications

Name		Name	Last commit message	Last commit date
Latest commit History 6 Commits
db		db
incremental_db		incremental_db
ALUSrcA.bsf		ALUSrcA.bsf
ALUSrcA.v		ALUSrcA.v
ALUSrcA.v.bak		ALUSrcA.v.bak
ALUSrcB.bsf		ALUSrcB.bsf
ALUSrcB.v		ALUSrcB.v
ALUSrcB.v.bak		ALUSrcB.v.bak
Banco_reg.bsf		Banco_reg.bsf
Banco_reg.vhd		Banco_reg.vhd
ConcatInst.bsf		ConcatInst.bsf
ConcatInst.v		ConcatInst.v
ConcatInst.v.bak		ConcatInst.v.bak
ConcatJump.bsf		ConcatJump.bsf
ConcatJump.v		ConcatJump.v
ConcatJump.v.bak		ConcatJump.v.bak
Controle.bsf		Controle.bsf
DataSrc.bsf		DataSrc.bsf
DataSrc.v		DataSrc.v
DataSrc.v.bak		DataSrc.v.bak
ExcpMux.bsf		ExcpMux.bsf
ExcpMux.v		ExcpMux.v
Hardware.bdf		Hardware.bdf
Instr_Reg.bsf		Instr_Reg.bsf
Instr_Reg.vhd		Instr_Reg.vhd
IorD.bsf		IorD.bsf
IorD.v		IorD.v
IorD.v.bak		IorD.v.bak
LS.bsf		LS.bsf
LS.v		LS.v
LS.v.bak		LS.v.bak
Memoria.bsf		Memoria.bsf
Memoria.vhd		Memoria.vhd
MorD.bsf		MorD.bsf
MorD.v		MorD.v
PCSource.bsf		PCSource.bsf
PCSource.v		PCSource.v
PCSource.v.bak		PCSource.v.bak
ProjetoCPU.asm.rpt		ProjetoCPU.asm.rpt
ProjetoCPU.done		ProjetoCPU.done
ProjetoCPU.fit.rpt		ProjetoCPU.fit.rpt
ProjetoCPU.fit.smsg		ProjetoCPU.fit.smsg
ProjetoCPU.fit.summary		ProjetoCPU.fit.summary
ProjetoCPU.flow.rpt		ProjetoCPU.flow.rpt
ProjetoCPU.map.rpt		ProjetoCPU.map.rpt
ProjetoCPU.map.smsg		ProjetoCPU.map.smsg
ProjetoCPU.map.summary		ProjetoCPU.map.summary
ProjetoCPU.pin		ProjetoCPU.pin
ProjetoCPU.pof		ProjetoCPU.pof
ProjetoCPU.qpf		ProjetoCPU.qpf
ProjetoCPU.qsf		ProjetoCPU.qsf
ProjetoCPU.sim.rpt		ProjetoCPU.sim.rpt
ProjetoCPU.sof		ProjetoCPU.sof
ProjetoCPU.tan.rpt		ProjetoCPU.tan.rpt
ProjetoCPU.tan.summary		ProjetoCPU.tan.summary
ProjetoCPU.vcd		ProjetoCPU.vcd
README.md		README.md
RegDesloc.bsf		RegDesloc.bsf
RegDesloc.vhd		RegDesloc.vhd
RegDst.bsf		RegDst.bsf
RegDst.v		RegDst.v
RegDst.v.bak		RegDst.v.bak
Registrador.bsf		Registrador.bsf
Registrador.vhd		Registrador.vhd
Registrador.vhd.bak		Registrador.vhd.bak
SS.bsf		SS.bsf
SS.v		SS.v
ShiftAmount.bsf		ShiftAmount.bsf
ShiftAmount.v		ShiftAmount.v
ShiftLeft2de26pra28.bsf		ShiftLeft2de26pra28.bsf
ShiftLeft2de26pra28.v		ShiftLeft2de26pra28.v
ShiftLeft2de26pra28.v.bak		ShiftLeft2de26pra28.v.bak
ShiftLeft2de32pra32.bsf		ShiftLeft2de32pra32.bsf
ShiftLeft2de32pra32.v		ShiftLeft2de32pra32.v
ShiftLeft2de32pra32.v.bak		ShiftLeft2de32pra32.v.bak
ShiftSource.bsf		ShiftSource.bsf
ShiftSource.v		ShiftSource.v
SignExtend16to32bits.bsf		SignExtend16to32bits.bsf
SignExtend16to32bits.v		SignExtend16to32bits.v
SignExtend16to32bits.v.bak		SignExtend16to32bits.v.bak
SignExtend1to32bits.bsf		SignExtend1to32bits.bsf
SignExtend1to32bits.v		SignExtend1to32bits.v
SignExtend1to32bits.v.bak		SignExtend1to32bits.v.bak
Ula32.bsf		Ula32.bsf
WaveAND.vwf		WaveAND.vwf
controle.sv		controle.sv
controle.sv.bak		controle.sv.bak
div.bsf		div.bsf
div.v		div.v
instrucoes.mif		instrucoes.mif
mult.bsf		mult.bsf
mult.v		mult.v
mult.v.bak		mult.v.bak
ula32.vhd		ula32.vhd